高速信号PCB设计要点

学习目标

完成本文章后，你将能够：

• 理解高速信号的定义和特点
• 掌握差分对设计的原理和方法
• 理解阻抗控制的重要性和实现方法
• 掌握等长布线的技术和工具
• 了解过孔对高速信号的影响及优化方法
• 熟悉高速信号仿真的基本流程
• 能够设计USB/HDMI等常见高速接口

前置要求

在开始本文章之前，你需要：

知识要求： - 掌握PCB设计基础知识 - 理解信号完整性基本概念 - 了解传输线理论 - 熟悉数字电路基础

技能要求： - 能够使用PCB设计软件（KiCad/Altium Designer） - 具备基本的电路分析能力 - 了解示波器的使用方法 - 能够阅读芯片数据手册

准备工作

硬件准备（可选）

如需实际测试验证，建议准备：

名称	数量	规格	说明
高速示波器	1	带宽≥1GHz	观察高速信号
差分探头	1	带宽≥500MHz	测量差分信号
TDR测试仪	1	可选	阻抗测试
测试板	1	自制	验证设计
网络分析仪	1	可选	S参数测试

软件准备

PCB设计工具： - Altium Designer（推荐，功能强大） - KiCad（开源，免费） - Cadence Allegro（专业级） - PADS（中端工具）

仿真工具： - HyperLynx SI（专业SI仿真） - Altium Designer内置SI工具 - LTspice（电路仿真）

辅助工具： - Saturn PCB Toolkit（阻抗计算） - Polar SI9000（阻抗计算） - 在线阻抗计算器

第一部分：高速信号基础

什么是高速信号

高速信号的定义：

并非由信号频率决定，而是由信号的上升/下降时间决定。

判断标准：

当满足以下条件时，信号被认为是高速信号：

1. 信号上升时间判断：
   tr < 2 × td

   其中：
   tr = 信号上升时间（10%-90%）
   td = 信号在走线上的传播延迟

2. 走线长度判断：
   L > Lcrit = tr × v / 6

   其中：
   L = 走线长度
   v = 信号传播速度（FR4约15cm/ns）

3. 频率判断（经验值）：
   f > 50MHz（数字信号）
   tr < 5ns（边沿时间）

实例计算：

例1：100MHz时钟信号
假设：tr = 2ns, 走线长度 = 5cm

传播延迟：
td = 5cm / 15cm/ns = 0.33ns

判断：
tr = 2ns > 2 × 0.33ns = 0.66ns
需要考虑高速设计

临界长度：
Lcrit = 2ns × 15cm/ns / 6 = 5cm
走线长度 = 5cm ≥ Lcrit
需要考虑高速设计

例2：USB 2.0信号
速率：480Mbps
上升时间：tr ≈ 500ps

临界长度：
Lcrit = 0.5ns × 15cm/ns / 6 = 1.25cm
任何超过1.25cm的走线都需要高速设计

高速信号的特点

1. 传输线效应：

低速信号：
发送端 ────────────── 接收端
        集总参数模型

高速信号：
发送端 ═══════════════ 接收端
        分布参数模型（传输线）

特性：
- 具有特性阻抗Z0
- 信号以有限速度传播
- 存在反射、串扰等现象

2. 信号完整性问题：

常见问题：
- 反射：阻抗不匹配导致
- 串扰：相邻信号线耦合
- 过冲/下冲：反射叠加
- 振铃：多次反射
- EMI辐射：高频分量辐射
- 时序问题：延迟不一致

3. 电磁兼容性：

高速信号的高频分量：
- 更容易辐射
- 更容易耦合
- 需要特殊的EMC设计

高速PCB设计挑战

主要挑战：

1. 阻抗控制：
2. 需要精确控制走线阻抗
3. 保持阻抗连续性

4. 考虑制造公差

5. 时序匹配：

6. 差分对内部匹配
7. 多信号组匹配

8. 时钟与数据匹配

9. 信号质量：

10. 控制反射和串扰
11. 优化信号完整性

12. 满足眼图要求

13. EMC设计：

14. 减少辐射发射
15. 提高抗干扰能力

16. 满足EMC标准

17. 制造可行性：

18. 考虑制造能力
19. 平衡性能与成本
20. 确保可测试性

第二部分：差分对设计

差分信号原理

什么是差分信号：

差分信号使用两根信号线传输一对互补信号。

差分对：
信号+ ────→────→────→  V+
       紧密耦合
信号- ────→────→────→  V-

差分电压：
Vdiff = V+ - V-

共模电压：
Vcm = (V+ + V-) / 2

理想情况：
V+ = +V, V- = -V
Vdiff = 2V, Vcm = 0

差分信号的优点：

1. 抗干扰能力强：

   共模噪声抑制：
   噪声同时耦合到两根线上
   差分接收器只响应差分信号
   共模噪声被抑制
   
   示例：
   V+ = 1V + 0.1V(噪声)
   V- = -1V + 0.1V(噪声)
   Vdiff = (1V+0.1V) - (-1V+0.1V) = 2V
   噪声被消除
   

2. EMI辐射小：

   电流环路：
   I+ 和 I- 方向相反
   磁场相互抵消
   辐射大幅减小
   

3. 信号摆幅可以更小：

   单端信号：
   需要0-3.3V摆幅
   
   差分信号：
   可以使用±0.2V摆幅
   功耗更低
   速度更快
   

差分阻抗

差分阻抗定义：

差分阻抗 Zdiff：
差分对两根线之间的阻抗

计算公式：
Zdiff = 2 × Z0 × (1 - k)

其中：
Z0 = 单端阻抗（每根线对地的阻抗）
k = 耦合系数（0.1-0.3）

典型值：
USB 2.0：Zdiff = 90Ω ± 10%
HDMI：Zdiff = 100Ω ± 15%
PCIe：Zdiff = 85Ω ± 15%
LVDS：Zdiff = 100Ω ± 10%
MIPI：Zdiff = 100Ω ± 10%

耦合系数：

k = Cm / (Cm + Cg)

其中：
Cm = 两根线之间的互容
Cg = 每根线对地的电容

影响因素：
- 走线间距（s）：间距越小，k越大
- 走线宽度（w）：宽度越大，k越大
- 介质厚度（h）：厚度越大，k越小

典型值：
s = w时，k ≈ 0.2-0.3
s = 2w时，k ≈ 0.1-0.15
s = 3w时，k ≈ 0.05-0.1

差分对布线规则

1. 走线间距：

推荐间距：
s = w（间距等于走线宽度）

原因：
- 最大化耦合
- 最小化差分阻抗
- 最佳的共模抑制

实例：
走线宽度 w = 0.15mm
走线间距 s = 0.15mm

注意：
- 间距过大：耦合不足，差分阻抗过大
- 间距过小：制造困难，阻抗控制难

2. 等长匹配：

匹配要求：
ΔL < tr × v / 20

其中：
ΔL = 差分对内部长度差
tr = 信号上升时间
v = 传播速度

实例计算：
USB 2.0：
tr = 500ps
v = 15cm/ns
ΔL < 0.5ns × 15cm/ns / 20 = 0.375cm = 3.75mm

实际设计：
ΔL < 2mm（更严格）

HDMI：
tr = 200ps
ΔL < 0.2ns × 15cm/ns / 20 = 0.15cm = 1.5mm

3. 对称布线：

保持对称性：
- 相同的走线长度
- 相同的弯曲方式
- 相同的过孔数量
- 相同的参考平面

良好设计：
    ┌───┐
────┘   └────  对称弯曲
────┐   ┌────
    └───┘

不良设计：
    ┌───┐
────┘   └────  不对称
────────────

4. 避免跨分割：

良好设计：
信号层：  ═══════════════  差分对
参考层：  ─────────────────  完整地平面

不良设计：
信号层：  ═══════════════  差分对
参考层：  ─────────  │  ─────  分割地平面
                   分割

影响：
- 回流路径不连续
- 阻抗突变
- EMI增加
- 信号质量下降

5. 过孔处理：

过孔规则：
- 同时打孔（对称）
- 尽量减少过孔数量
- 添加地过孔（屏蔽）

推荐布局：
GND  P+  P-  GND
 ●   ●   ●   ●
     差分对

地过孔间距：
d < λ/20

例如：
f = 1GHz
λ = v/f = 15cm
d < 15cm/20 = 0.75cm = 7.5mm

差分对蛇形走线

何时需要蛇形走线：

目的：
- 等长匹配
- 时序调整

注意事项：
- 保持差分对紧密耦合
- 使用对称蛇形
- 控制蛇形幅度

蛇形走线设计：

推荐方式（Trombone）：
    ┌─┐ ┌─┐ ┌─┐
────┘ └─┘ └─┘ └────  P+
────┐ ┌─┐ ┌─┐ ┌────  P-
    └─┘ └─┘ └─┘

特点：
- 保持耦合
- 对称设计
- 阻抗连续

不推荐方式：
    ┌─┐ ┌─┐ ┌─┐
────┘ └─┘ └─┘ └────  P+
────────────────────  P-（直线）

问题：
- 破坏耦合
- 阻抗不连续
- 长度不匹配

蛇形参数：
幅度 A：A < 3 × s（间距的3倍）
间距 P：P > 4 × w（走线宽度的4倍）

第三部分：阻抗控制

阻抗控制的重要性

为什么需要阻抗控制：

1. 消除反射：

   当 ZL = Z0 时，反射系数 ρ = 0
   信号无反射，质量最佳
   
   当 ZL ≠ Z0 时：
   ρ = (ZL - Z0) / (ZL + Z0)
   产生反射，信号失真
   

2. 保证信号质量：

   阻抗连续 → 无反射 → 信号质量好
   阻抗突变 → 反射 → 过冲、振铃
   

3. 满足接口标准：

   USB 2.0：90Ω ± 10%
   HDMI：100Ω ± 15%
   PCIe：85Ω ± 15%
   以太网：100Ω ± 5%
   

阻抗计算

微带线阻抗：

微带线结构：
        ═══════════  信号线（宽度w，厚度t）
        ↑
        h（介质厚度）
        ↓
─────────────────────  地平面

阻抗公式（简化）：
Z0 ≈ 87/√(εr+1.41) × ln(5.98h/(0.8w+t))

其中：
εr = 介电常数（FR4约4.3）
h = 介质厚度（mm）
w = 走线宽度（mm）
t = 铜厚（mm，通常0.035mm）

实例计算：
FR4板材，εr = 4.3
h = 0.2mm
t = 0.035mm
目标阻抗 Z0 = 50Ω

求解w：
50 = 87/√(4.3+1.41) × ln(5.98×0.2/(0.8w+0.035))
w ≈ 0.36mm

验证：
使用阻抗计算器精确计算
考虑制造公差

带状线阻抗：

带状线结构：
─────────────────────  地平面
        ↑
        h1
        ↓
        ═══════════  信号线（宽度w，厚度t）
        ↑
        h2
        ↓
─────────────────────  地平面

阻抗公式（简化）：
Z0 ≈ 60/√εr × ln(4h/(0.67πw(0.8+t/w)))

其中：
h = (h1 + h2) / 2
εr = 介电常数

特点：
- 阻抗更稳定
- EMI更小
- 不受表面影响

差分阻抗计算：

差分微带线：
    ═══  ═══  差分对（间距s）
    ↑
    h
    ↓
─────────────  地平面

差分阻抗：
Zdiff = 2 × Z0 × (1 - k)

其中：
Z0 = 单端阻抗
k = 耦合系数

k的计算（经验公式）：
k ≈ 0.48 × exp(-0.96 × s/h)

实例：
Z0 = 60Ω
s = 0.15mm
h = 0.2mm
k ≈ 0.48 × exp(-0.96 × 0.15/0.2) ≈ 0.25
Zdiff = 2 × 60 × (1 - 0.25) = 90Ω

阻抗控制实施

1. 设计阶段：

步骤：
1. 确定目标阻抗
   - 查阅接口标准
   - 考虑容差要求

2. 选择板材参数
   - 介电常数εr
   - 介质厚度h
   - 铜厚t

3. 计算走线宽度
   - 使用阻抗计算器
   - 考虑制造能力

4. 验证设计
   - SI仿真
   - 阻抗仿真

5. 制作测试样板
   - TDR测试
   - 网络分析仪测试

2. 制造控制：

制造要求：
- 板材εr容差：±5%
- 介质厚度容差：±10%
- 走线宽度容差：±10%
- 铜厚容差：±10%

总阻抗容差：
通常±10%（综合各项容差）

实例：
目标阻抗：90Ω
实际范围：81Ω - 99Ω

建议：
- 使用阻抗测试条
- 要求PCB厂家提供阻抗报告
- 关键信号进行TDR测试

3. 阻抗连续性：

保持阻抗连续的方法：

1. 避免走线宽度突变
   良好：渐变过渡
   ───────┐
          └─────

   不良：突变
   ───────┐
          │
          └─────

2. 过孔优化
   - 使用盲孔/埋孔
   - 减小过孔焊盘
   - 添加反焊盘

3. 连接器选择
   - 使用阻抗匹配连接器
   - 最小化连接器长度

4. 参考平面连续
   - 避免跨分割
   - 使用完整平面

第四部分：等长布线

等长布线的目的

为什么需要等长：

1. 时序匹配：

   时钟与数据：
   CLK  ────→────→────→
   DATA ────→────→────→
   
   要求：
   数据在时钟沿到达时必须稳定
   
   时序裕量：
   Tmargin = Tperiod - Tsetup - Thold - Tskew
   
   其中：
   Tskew = 时钟与数据的延迟差
   

2. 差分对匹配：

   差分对内部：
   P+ ────→────→────→
   P- ────→────→────→
   
   要求：
   两根线延迟相同
   避免共模转差模
   

3. 总线匹配：

   数据总线：
   D0 ────→────→────→
   D1 ────→────→────→
   D2 ────→────→────→
   ...
   
   要求：
   所有数据线同时到达
   避免数据错位
   

延迟计算

传播延迟：

延迟公式：
td = L / v

其中：
L = 走线长度
v = 传播速度

FR4板材：
εr ≈ 4.3
v ≈ c / √εr ≈ 3×10^8 / √4.3 ≈ 1.45×10^8 m/s
v ≈ 14.5 cm/ns

单位延迟：
td ≈ 6.9 ps/mm（FR4）

实例：
走线长度 = 50mm
延迟 = 50mm × 6.9ps/mm = 345ps

长度差与延迟差：

延迟差：
Δtd = ΔL / v

其中：
ΔL = 长度差

实例：
ΔL = 5mm
Δtd = 5mm × 6.9ps/mm = 34.5ps

判断是否需要等长：
如果 Δtd > 时序裕量的10%
则需要等长匹配

等长匹配规则

1. 差分对内部匹配：

匹配要求：
ΔL < tr × v / 20

实例：
USB 2.0：
tr = 500ps
ΔL < 0.5ns × 15cm/ns / 20 = 3.75mm
实际要求：ΔL < 2mm

HDMI：
tr = 200ps
ΔL < 0.2ns × 15cm/ns / 20 = 1.5mm
实际要求：ΔL < 1mm

PCIe Gen3：
tr = 100ps
ΔL < 0.1ns × 15cm/ns / 20 = 0.75mm
实际要求：ΔL < 0.5mm

2. 时钟与数据匹配：

匹配要求：
ΔL < Tmargin × v

实例：
DDR3-1600：
时钟周期 = 1.25ns
时序裕量 ≈ 0.3ns
ΔL < 0.3ns × 15cm/ns = 4.5cm

实际设计：
ΔL < 2cm（更严格）

3. 总线匹配：

匹配要求：
所有信号线长度差 < 规定值

实例：
并行总线：
ΔL < 10mm（典型）

高速串行：
ΔL < 1mm（严格）

等长实现方法

1. 蛇形走线：

蛇形参数：
    ┌─┐ ┌─┐ ┌─┐
────┘ └─┘ └─┘ └────

幅度 A：
- 不宜过大（增加串扰）
- 不宜过小（制造困难）
- 推荐：A = 2-3倍走线宽度

间距 P：
- 避免自身串扰
- 推荐：P > 4倍走线宽度

长度增加：
ΔL ≈ 2 × A × N
其中N为蛇形段数

2. 绕线：

适用场景：
- 长度差较大
- 空间充足

方法：
- 增加弯曲
- 绕远路径
- 使用空白区域

注意：
- 保持阻抗连续
- 避免直角弯曲
- 控制串扰

3. PCB设计软件工具：

Altium Designer：
- 自动等长功能
- 实时长度显示
- 等长规则设置

KiCad：
- 长度调整工具
- 差分对工具
- 长度测量

使用步骤：
1. 设置等长规则
2. 布线
3. 查看长度报告
4. 调整蛇形
5. 验证匹配

第五部分：过孔优化

过孔对高速信号的影响

过孔的寄生效应：

过孔等效模型：
        L（电感）
    ────┬┬┬┬────
        │    │
       C1    C2（电容）
        │    │
       GND  GND

寄生电感：
L ≈ 5.08h × [ln(4h/d) + 1] (nH)

其中：
h = 板厚（mm）
d = 过孔直径（mm）

实例：
h = 1.6mm
d = 0.3mm
L ≈ 5.08 × 1.6 × [ln(4×1.6/0.3) + 1]
L ≈ 20nH

寄生电容：
C ≈ 1.41 × εr × T × D2 / (D2 - d2) (pF)

其中：
T = 板厚（mm）
D = 焊盘直径（mm）
d = 过孔直径（mm）

实例：
T = 1.6mm
D = 0.6mm
d = 0.3mm
εr = 4.3
C ≈ 0.5pF

阻抗不连续：

过孔阻抗：
Zvia ≈ √(L/C)

实例：
L = 20nH
C = 0.5pF
Zvia ≈ √(20nH/0.5pF) ≈ 200Ω

走线阻抗：
Z0 = 50Ω

阻抗突变：
50Ω → 200Ω → 50Ω

影响：
- 反射
- 信号失真
- 带宽限制

频率响应：

过孔谐振频率：
fr = 1 / (2π√(LC))

实例：
L = 20nH
C = 0.5pF
fr = 1 / (2π√(20nH × 0.5pF))
fr ≈ 1.6GHz

影响：
- 高于fr时衰减增大
- 限制信号带宽

过孔优化方法

1. 减少过孔数量：

原则：
- 尽量在同一层布线
- 避免不必要的换层
- 关键信号避免过孔

实例：
USB差分对：
- 理想：0个过孔
- 可接受：1对过孔
- 不推荐：>2对过孔

2. 使用盲孔/埋孔：

通孔（Through Hole）：
层1 ●
层2 ●
层3 ●
层4 ●
特点：穿透所有层，寄生大

盲孔（Blind Via）：
层1 ●
层2 ●
层3
层4
特点：只穿透部分层，寄生小

埋孔（Buried Via）：
层1
层2 ●
层3 ●
层4
特点：内层连接，寄生最小

优点：
- 减小寄生电感
- 减小阻抗不连续
- 改善信号质量

缺点：
- 成本增加
- 制造复杂

3. 优化过孔尺寸：

过孔参数优化：

1. 增大过孔直径
   d: 0.2mm → 0.3mm
   效果：电感减小约20%

2. 减小焊盘直径
   D: 0.6mm → 0.5mm
   效果：电容减小约30%

3. 使用反焊盘
   在非信号层使用反焊盘
   效果：电容减小

推荐尺寸：
- 过孔直径：0.25-0.3mm
- 焊盘直径：0.45-0.5mm
- 反焊盘直径：0.6-0.7mm

4. 添加地过孔：

差分对过孔布局：
GND  P+  P-  GND
 ●   ●   ●   ●

作用：
- 提供低阻抗回流路径
- 屏蔽电磁场
- 减小串扰

地过孔间距：
d < λ/20

实例：
f = 1GHz
λ = v/f = 15cm
d < 15cm/20 = 7.5mm

推荐：
d = 3-5mm（更严格）

5. 过孔补偿：

方法1：走线加宽
在过孔附近加宽走线
补偿过孔电容

方法2：串联电感
在过孔处串联小电感
补偿过孔电容

方法3：并联电容
在过孔处并联小电容
补偿过孔电感

注意：
- 需要精确计算
- 需要仿真验证
- 制造复杂度增加

第六部分：高速信号仿真

仿真的重要性

为什么需要仿真：

1. 预测信号质量：
2. 在制板前发现问题
3. 避免返工成本

4. 缩短开发周期

5. 优化设计：

6. 对比不同方案
7. 找到最优参数

8. 验证设计裕量

9. 满足规范：

10. 验证眼图
11. 检查时序
12. 确保合规性

仿真工具

常用仿真工具：

1. HyperLynx SI：

功能：
- 信号完整性仿真
- 电源完整性仿真
- 眼图分析
- 串扰分析

优点：
- 功能强大
- 精度高
- 支持多种格式

缺点：
- 价格昂贵
- 学习曲线陡

2. Altium Designer内置SI工具：

功能：
- 基本SI分析
- 阻抗计算
- 长度报告
- 简单仿真

优点：
- 与PCB设计集成
- 使用方便
- 无需额外费用

缺点：
- 功能相对简单
- 精度一般

3. LTspice：

功能：
- 电路级仿真
- SPICE模型
- 时域/频域分析

优点：
- 免费
- 精度高
- 灵活性强

缺点：
- 需要建模
- 不支持PCB直接导入

仿真流程

基本流程：

1. 提取PCB参数
   ├─ 走线宽度、长度
   ├─ 层叠结构
   ├─ 介质参数
   └─ 过孔参数

2. 建立仿真模型
   ├─ 传输线模型
   ├─ 驱动器模型（IBIS）
   ├─ 接收器模型（IBIS）
   └─ 终端元件

3. 设置仿真参数
   ├─ 信号类型
   ├─ 频率/速率
   ├─ 上升时间
   └─ 仿真时长

4. 运行仿真
   ├─ 时域仿真
   ├─ 频域仿真
   └─ 眼图分析

5. 分析结果
   ├─ 波形质量
   ├─ 反射情况
   ├─ 串扰水平
   └─ 时序裕量

6. 优化设计
   ├─ 调整参数
   ├─ 修改拓扑
   └─ 重新仿真

仿真实例

实例1：USB 2.0差分对仿真

设计参数：

信号：
- 速率：480Mbps
- 差分阻抗：90Ω ± 10%
- 上升时间：500ps

PCB参数：
- 板材：FR4（εr=4.3）
- 板厚：1.6mm
- 走线层：顶层（微带线）
- 走线宽度：0.15mm
- 走线间距：0.15mm
- 走线长度：80mm

过孔：
- 数量：1对
- 直径：0.3mm
- 焊盘：0.5mm

仿真设置：

驱动器：
- IBIS模型：USB_Driver.ibs
- 输出阻抗：45Ω
- 输出电压：3.3V

接收器：
- IBIS模型：USB_Receiver.ibs
- 输入阻抗：高阻
- 输入电容：5pF

仿真类型：
- 时域仿真
- 眼图分析
- 差分阻抗分析

仿真结果：

差分阻抗：
- 平均值：92Ω
- 范围：88Ω - 96Ω
- 结论：满足90Ω ± 10%要求

眼图：
- 眼高：2.8V（>2.0V要求）
- 眼宽：1.5ns（>1.0ns要求）
- 抖动：150ps（<200ps要求）
- 结论：满足USB 2.0规范

反射：
- 过冲：8%（<10%要求）
- 下冲：6%（<10%要求）
- 振铃：轻微
- 结论：信号质量良好

优化建议：

1. 过孔优化
   - 当前：1对通孔
   - 建议：使用盲孔
   - 效果：减小寄生，改善眼图

2. 阻抗微调
   - 当前：92Ω
   - 目标：90Ω
   - 方法：微调走线宽度

3. 等长检查
   - 当前：ΔL = 1.5mm
   - 要求：<2mm
   - 结论：满足要求

第七部分：案例分析

案例1：USB 2.0接口设计

设计要求：

接口标准：USB 2.0
速率：480Mbps
差分阻抗：90Ω ± 10%
长度匹配：ΔL < 2mm

设计方案：

1. 层叠结构：

4层板：
层1：信号层（顶层）- USB差分对
层2：地平面
层3：电源平面
层4：信号层（底层）

优点：
- 良好的信号完整性
- 成本适中

2. 走线设计：

阻抗计算：
- 目标：Zdiff = 90Ω
- 单端：Z0 = 50Ω
- 走线宽度：w = 0.15mm
- 走线间距：s = 0.15mm
- 介质厚度：h = 0.2mm

验证：
使用阻抗计算器
Zdiff = 92Ω（在容差范围内）

布线规则：
- 保持紧密耦合（s = w）
- 对称布线
- 避免直角
- 最小化过孔

3. 等长匹配：

要求：
ΔL < 2mm

实施：
- 测量长度差
- 添加蛇形走线
- 验证匹配

结果：
ΔL = 1.2mm（满足要求）

4. ESD保护：

保护器件：
- TVS二极管
- 位置：靠近连接器

电路：
D+ ───┬─── TVS ─── GND
      │
D- ───┴─── TVS ─── GND

作用：
- 静电保护
- 过压保护

5. 测试验证：

测试项目：
1. 差分阻抗测试（TDR）
   结果：90Ω ± 5Ω

2. 眼图测试
   眼高：2.9V（>2.0V）
   眼宽：1.6ns（>1.0ns）

3. 信号质量测试
   过冲：<5%
   抖动：<150ps

结论：满足USB 2.0规范

案例2：HDMI接口设计

设计要求：

接口标准：HDMI 1.4
速率：3.4Gbps（每通道）
差分阻抗：100Ω ± 15%
长度匹配：
- 差分对内部：ΔL < 1mm
- 通道间：ΔL < 5mm

设计方案：

1. 信号分组：

HDMI信号：
- 3对TMDS差分对（数据）
- 1对时钟差分对
- 其他控制信号

布线策略：
- 差分对优先
- 分组布线
- 隔离控制信号

2. 走线设计：

阻抗计算：
- 目标：Zdiff = 100Ω
- 单端：Z0 = 55Ω
- 走线宽度：w = 0.12mm
- 走线间距：s = 0.12mm
- 介质厚度：h = 0.15mm

布线规则：
- 紧密耦合
- 对称布线
- 避免过孔（理想0个）
- 远离干扰源

3. 等长匹配：

差分对内部：
ΔL < 1mm
实际：ΔL = 0.5mm

通道间匹配：
ΔL < 5mm
实际：ΔL = 3mm

时钟与数据：
保持相对关系

4. EMC设计：

措施：
1. 完整地平面
2. 共模扼流圈
3. 滤波电容
4. 屏蔽连接器

效果：
- 减少辐射
- 提高抗干扰

5. 测试验证：

测试项目：
1. 眼图测试（3.4Gbps）
   眼高：>200mV
   眼宽：>0.2UI

2. 抖动测试
   总抖动：<0.3UI

3. EMC测试
   辐射发射：满足FCC Class B

结论：满足HDMI 1.4规范

第八部分：设计规范与检查清单

高速PCB设计规范

1. 差分对设计规范：

✓ 走线间距 = 走线宽度（s = w）
✓ 差分对内部等长：ΔL < 2mm（USB）或 < 1mm（HDMI）
✓ 对称布线，相同弯曲方式
✓ 避免跨分割，保持参考平面连续
✓ 过孔对称，同时打孔
✓ 添加地过孔屏蔽（间距3-5mm）
✓ 远离干扰源（>3W）
✓ 最小化过孔数量（理想0个）

2. 阻抗控制规范：

✓ 使用阻抗计算器精确计算
✓ 考虑制造公差（±10%）
✓ 保持走线宽度一致
✓ 避免走线宽度突变
✓ 使用阻抗测试条
✓ 要求PCB厂家提供阻抗报告
✓ 关键信号进行TDR测试
✓ 验证阻抗连续性

3. 等长布线规范：

✓ 差分对内部严格等长
✓ 使用蛇形走线调整长度
✓ 蛇形幅度：A = 2-3倍走线宽度
✓ 蛇形间距：P > 4倍走线宽度
✓ 保持差分对耦合（对称蛇形）
✓ 使用PCB软件等长工具
✓ 验证长度报告
✓ 考虑过孔延迟

4. 过孔优化规范：

✓ 最小化过孔数量
✓ 优先使用盲孔/埋孔
✓ 过孔直径：0.25-0.3mm
✓ 焊盘直径：0.45-0.5mm
✓ 使用反焊盘减小电容
✓ 差分对过孔对称
✓ 添加地过孔屏蔽
✓ 避免过孔stub

5. EMC设计规范：

✓ 使用完整地平面
✓ 避免地平面分割
✓ 高速信号远离板边（>20H）
✓ 添加滤波电容
✓ 使用共模扼流圈
✓ 屏蔽连接器
✓ 控制走线长度
✓ 减小环路面积

设计检查清单

设计前检查：

• 确定接口标准和规范
• 查阅芯片数据手册
• 确定阻抗要求
• 确定等长要求
• 选择合适的层叠结构
• 计算走线宽度和间距
• 准备IBIS模型
• 规划布局布线策略

布局检查：

• 高速信号器件靠近放置
• 差分对器件对称放置
• 连接器位置合理
• 预留布线空间
• 考虑信号流向
• 隔离干扰源
• 去耦电容靠近芯片
• 测试点位置合理

布线检查：

• 差分对紧密耦合
• 差分对对称布线
• 阻抗控制正确
• 等长匹配满足要求
• 过孔数量最少
• 参考平面连续
• 避免跨分割
• 走线无直角
• 远离干扰源
• 添加地过孔

仿真验证：

• 差分阻抗仿真
• 信号完整性仿真
• 眼图分析
• 串扰分析
• 时序分析
• 反射分析
• 优化设计
• 重新验证

制造前检查：

• DRC检查通过
• 阻抗计算验证
• 长度报告检查
• 层叠结构确认
• 阻抗测试条添加
• 制造文件完整
• 特殊要求标注
• 与PCB厂家沟通

测试验证：

• 阻抗测试（TDR）
• 眼图测试
• 信号质量测试
• 抖动测试
• 功能测试
• EMC测试
• 可靠性测试
• 文档记录

总结

通过本文章，你学习了：

• ✅ 高速信号的定义、特点和判断标准
• ✅ 差分对设计的原理、优点和布线规则
• ✅ 阻抗控制的重要性、计算方法和实施要点
• ✅ 等长布线的目的、计算方法和实现技巧
• ✅ 过孔对高速信号的影响和优化方法
• ✅ 高速信号仿真的流程和工具使用
• ✅ USB/HDMI等高速接口的实际设计案例
• ✅ 高速PCB设计规范和检查清单

关键要点

1. 高速信号判断：

判断标准：
- tr < 2 × td
- L > tr × v / 6
- f > 50MHz（经验值）

满足任一条件即为高速信号

2. 差分对设计：

核心要点：
- 紧密耦合（s = w）
- 严格等长（ΔL < 2mm）
- 对称布线
- 避免跨分割
- 最小化过孔

3. 阻抗控制：

实施要点：
- 精确计算走线宽度
- 保持阻抗连续
- 考虑制造公差
- 使用阻抗测试条
- TDR测试验证

4. 等长匹配：

匹配要求：
- 差分对内部：ΔL < tr×v/20
- 时钟与数据：根据时序裕量
- 使用蛇形走线调整
- 保持对称性

5. 过孔优化：

优化方法：
- 减少数量
- 使用盲孔/埋孔
- 优化尺寸
- 添加地过孔
- 对称布局

设计流程

1. 需求分析
   ├─ 确定接口标准
   ├─ 查阅规范要求
   └─ 明确设计目标

2. 参数计算
   ├─ 阻抗计算
   ├─ 走线宽度
   ├─ 等长要求
   └─ 层叠设计

3. 布局设计
   ├─ 器件放置
   ├─ 信号分组
   └─ 预留空间

4. 布线实施
   ├─ 差分对布线
   ├─ 阻抗控制
   ├─ 等长匹配
   └─ 过孔优化

5. 仿真验证
   ├─ SI仿真
   ├─ 眼图分析
   └─ 优化设计

6. 制造测试
   ├─ 制板
   ├─ 阻抗测试
   ├─ 功能测试
   └─ EMC测试

常见问题与解决

问题1：差分阻抗不匹配

现象：阻抗偏离目标值
原因：
- 走线宽度/间距不正确
- 介质厚度偏差
- 制造公差

解决：
- 重新计算走线参数
- 与PCB厂家沟通
- 使用阻抗测试条
- 考虑公差设计

问题2：等长匹配困难

现象：无法满足等长要求
原因：
- 布局不合理
- 空间不足
- 过孔影响

解决：
- 优化布局
- 使用蛇形走线
- 调整走线路径
- 考虑使用盲孔

问题3：信号质量差

现象：眼图闭合、抖动大
原因：
- 阻抗不连续
- 过孔过多
- 串扰严重
- 反射严重

解决：
- 检查阻抗连续性
- 减少过孔
- 增加走线间距
- 添加终端匹配

问题4：EMC测试不通过

现象：辐射超标
原因：
- 地平面不完整
- 走线过长
- 缺少滤波
- 屏蔽不足

解决：
- 完善地平面
- 缩短走线
- 添加滤波器
- 使用屏蔽连接器

进阶学习

深入主题

1. 高速串行接口： - PCIe设计（Gen3/Gen4/Gen5） - USB 3.0/3.⅓.2设计 - HDMI 2.0/2.1设计 - DisplayPort设计 - 10G/25G/100G以太网

2. SerDes技术： - 均衡技术（CTLE/DFE） - 预加重/去加重 - 时钟数据恢复（CDR） - 眼图分析 - 误码率测试

3. 高级SI/PI分析： - S参数分析 - 信道建模 - 电源完整性 - 同步开关噪声 - PDN设计

4. 先进封装技术： - BGA封装设计 - Fanout布线 - HDI技术 - 埋阻埋容 - 刚挠结合板

推荐资源

书籍： 1. 《高速数字设计》- Howard Johnson - 经典教材 - 理论深入 - 实例丰富

1. 《信号完整性与电源完整性分析》- Eric Bogatin
2. SI/PI权威著作
3. 深入浅出

4. 工程实用

5. 《高速电路设计实践》- 王剑宇

6. 中文教材
7. 实战导向

8. 案例详细

9. 《PCB设计指南》- Lee W. Ritchey

10. 设计规范
11. 最佳实践
12. 经验总结

在线资源： 1. Signal Integrity Journal - 专业期刊 - 最新技术 - 案例分析

1. EDN Network
2. 技术文章
3. 设计技巧

4. 行业动态

5. Altium博客

6. 设计教程
7. 工具使用

8. 实用技巧

9. TI应用笔记

10. 接口设计
11. 参考设计
12. 设计指南

仿真工具： 1. HyperLynx SI/PI - 专业SI仿真 - 功能强大 - 精度高

1. Cadence Sigrity
2. 高端仿真
3. 系统级分析

4. 精度极高

5. Ansys HFSS

6. 电磁场仿真
7. 3D建模

8. 高频分析

9. Keysight ADS

10. 射频仿真
11. 电路仿真
12. 系统仿真

培训课程： 1. Altium高速设计培训 - 工具使用 - 设计流程 - 实战项目

1. Cadence SI/PI培训
2. 仿真技术
3. 分析方法

4. 优化技巧

5. IPC高速设计认证

6. 行业标准
7. 设计规范

8. 认证考试

9. 在线课程

10. Coursera
11. Udemy
12. B站教程

实践项目

项目1：USB 3.0接口板

目标：
- 设计USB 3.0接口
- 实现5Gbps传输
- 满足USB 3.0规范

要点：
- 差分阻抗：90Ω
- 等长匹配：<1mm
- 眼图测试
- EMC测试

项目2：HDMI转接板

目标：
- 设计HDMI转接板
- 支持4K@60Hz
- 满足HDMI 2.0规范

要点：
- 差分阻抗：100Ω
- 4对TMDS差分对
- 等长匹配严格
- ESD保护

项目3：千兆以太网接口

目标：
- 设计千兆以太网接口
- 实现1000Base-T
- 满足IEEE 802.3标准

要点：
- 4对差分对
- 变压器隔离
- EMC设计
- 测试验证

参考资料

接口标准

1. USB标准： - USB 2.0 Specification - USB 3.0/3.⅓.2 Specification - USB Type-C Specification - USB Power Delivery Specification

2. HDMI标准： - HDMI 1.4 Specification - HDMI 2.0/2.1 Specification - HDMI Compliance Test Specification

3. PCIe标准： - PCI Express Base Specification - PCIe CEM Specification - PCIe Electrical Specification

4. 以太网标准： - IEEE 802.3 (Ethernet) - IEEE 802.3ab (1000Base-T) - IEEE 802.3an (10GBase-T)

设计指南

1. 芯片厂商指南： - Intel High-Speed Design Guide - TI High-Speed Interface Design Guide - Xilinx PCB Design Guide - Altera PCB Design Guidelines

2. IPC标准： - IPC-2141：受控阻抗设计 - IPC-2221：通用PCB设计 - IPC-2222：刚挠结合板设计 - IPC-2226：HDI设计

3. 应用笔记： - TI SCAA082：高速布局指南 - TI SPRABT1：DDR布局指南 - Xilinx XAPP863：高速串行设计 - Intel PCIe设计指南

计算工具

1. 在线计算器： - Saturn PCB Toolkit - 阻抗计算 - 走线宽度计算 - 过孔电感计算

• Polar SI9000
• 专业阻抗计算
• 多种走线类型

• 精度高

• AppCAD

• 射频计算
• 阻抗匹配
• 滤波器设计

2. PCB设计软件内置工具： - Altium Designer - 阻抗计算器 - 长度调整工具 - SI分析工具

• KiCad
• 走线宽度计算
• 长度测量

• 差分对工具

• Cadence Allegro

• 约束管理器
• SI分析
• 自动布线

附录：快速参考

常用公式

传输线：

特性阻抗：Z0 = √(L/C)
传播速度：v = 1/√(LC) ≈ 15cm/ns (FR4)
传播延迟：td = L/v ≈ 6.9ps/mm (FR4)
临界长度：Lcrit = tr × v / 6

差分阻抗：

Zdiff = 2 × Z0 × (1 - k)
耦合系数：k ≈ 0.48 × exp(-0.96 × s/h)

过孔寄生：

电感：L ≈ 5.08h × [ln(4h/d) + 1] (nH)
电容：C ≈ 1.41 × εr × T × D²/(D²-d²) (pF)

等长匹配：

差分对内部：ΔL < tr × v / 20
延迟差：Δtd = ΔL / v

典型参数

接口阻抗：

USB 2.0：90Ω ± 10%
USB 3.0：90Ω ± 10%
HDMI：100Ω ± 15%
PCIe：85Ω ± 15%
LVDS：100Ω ± 10%
以太网：100Ω ± 5%

等长要求：

USB 2.0：ΔL < 2mm
USB 3.0：ΔL < 1mm
HDMI：ΔL < 1mm
PCIe Gen3：ΔL < 0.5mm
DDR3：ΔL < 20mm

走线间距：

最小间距：3W（3倍走线宽度）
推荐间距：5W（高速信号）
差分对间距：s = w（间距等于宽度）

过孔参数：

过孔直径：0.25-0.3mm
焊盘直径：0.45-0.5mm
反焊盘直径：0.6-0.7mm
地过孔间距：3-5mm

设计经验值

信号质量：

过冲/下冲：<10%（允许），<5%（推荐）
串扰：<5%（允许），<2%（推荐）
抖动：<0.3UI（允许），<0.2UI（推荐）
眼高：>60% VDD（允许），>80% VDD（推荐）
眼宽：>0.5UI（允许），>0.7UI（推荐）

布线规则：

走线弯曲：45°或圆弧，避免直角
走线长度：尽量短，<10cm（高速）
过孔数量：尽量少，理想0个
参考平面：完整，避免分割
地过孔：间距<λ/20，推荐3-5mm

---

作者: 嵌入式知识平台
最后更新: 2024-01-15
版本: 1.0