主流 MCU 接入与平台反馈¶
使用本页扩展精确的 STM32 或 GD32 料号，同时维护通用平台合同。本轮新增 STM32F103RBT6 和 GD32F303RCT6 参考接入，并扩展 G474、H743 和 U575 的选定模式。源码实现与已通过的软件候选分别记录。在已连接设备实际执行站点计划之前，所有适用的物理结果均保持 not_executed。
FIG-01 是当前责任图，不表示所有外设或系列均已接入。箭头表达依赖：产品使用公共接口，私有 SoC provider 使用经过审查的厂商操作。平台说明中的 FIG-03 描述 TOML、事实、不可变 IR、原子生成和 CMake 选择。本轮不引入新的运行时注册表、默认工作者或强制 OS 层。
精确料号与参考配置¶
精确料号表规定接入边界。源码实现、受审芯片路线、Board 接线、实际执行的软件资格和物理测量分别记录。增加一项不代表启用相同系列前缀下的所有型号。当前事实、路线与能力派生仍是权威；本页不建立另一份完成状态数据库。
精确料号 |
内核与主要存储 |
参考边界 |
|---|---|---|
STM32F407ZGT6 |
M4F；1 MiB Flash；128 KiB SRAM 和 64 KiB CCM |
既有启明参考；仅包含受审路线与选定模式 |
STM32F407VET6 |
M4F；512 KiB Flash；128 KiB SRAM 和 64 KiB CCM |
既有天空星参考；封装与 Board 路线分别维护 |
GD32F470ZGT6 |
M4F；1 MiB Flash；SRAM/TCM 区域合计 512 KiB |
既有梁山派参考；独立的 GD32 SDK 与 provider |
STM32G474RET6 |
M4F；512 KiB Flash；96 KiB SRAM 和 32 KiB CCM |
既有 Nucleo 参考；本轮扩展选定外设 |
STM32H743ZIT6 |
M7；2 MiB Flash；按存储域区分 RAM |
固定 HSI/Cache、有限 USART3 DMA、可选且已初始化的 D2 SRAM1 与所选有限外设夹具；另有 V 修订 HSI64 裸机 SPI4 DMA 和连续 USART3 双缓冲 RX，均支持 Cache off/on；PLL384 参考保持 Cache off |
STM32U575ZIT6Q |
M33；2 MiB Flash；按存储域区分 RAM |
TZEN0 有限外设、所选 USART1 GPDMA TX、有限硬件链 TX 或有界 FIFO IRQ bytes；另有无引脚 LPTIM2 RUN 单次计数及独立 TZEN1 scalar GPIO／复制式协作 job |
STM32F103RBT6 |
M3；128 KiB Flash；20 KiB SRAM |
NUCLEO-F103RB 源码参考配置；HSI8，有限的 GPIO/UART/SPI/I2C/ADC/PWM/EXTI/Flash/IWDG 选项 |
GD32F303RCT6 |
M4F；256 KiB 代码 Flash；48 KiB SRAM |
采用 IRC8M 的芯片参考配置，提供有限外设选项和 TIMER1/TIMER4 时间级联；不虚构 PCB |
H743 和 U575 的存储区域不能视为可互换的统一 DMA 堆。应查阅精确的 soc.json 存储域与 DMA 合同。同样，F407 CCM 不是普通的 DMA 可访问 SRAM；GD32F470 TCM 也有独立的可达性合同。GD32F303 选择 RC 型号，明确避开更大容量型号的代码/数据 Flash 分离；其他容量需要单独审查几何与可执行存储。
NUCLEO-F103RB 接线来自 UM1724 Rev 17：PA5 对应 D13/用户 LED LD2；SB13/SB14 接通且 SB62/SB63 断开时，USART2 PA2/PA3 连接 ST-LINK VCP。这些是文档参考条件，不是对已连接实板的观察。HSI 配置不假设板上可选 HSE 或 ST-LINK MCO 的设置。GD32F303 引脚复用仍属于芯片路线，直到独立来源的 PCB 资料授权对应连接和电气条件。
九类 I/O 与明确拒绝¶
本表描述需要检查的软件范围，不代表已经执行的资格。“选定”始终指事实与夹具声明的控制器、路线和模式。“不在本次增量内”表示配置必须拒绝该选择；仅有寄存器头或上游库不足以准入。
公共类别 |
F407 和 F470 既有范围 |
G474 增量 |
H743 和 U575 增量 |
F103 和 GD32F303 增量 |
|---|---|---|---|---|
GPIO |
选定输入/输出与安全初始化 |
A/B/C/D/F/G 封装路线；保留 PF0/PF1/PG10 |
H743 选定 GPIO；U575 A..G 与 H0/H1/H3 封装路线，受电源准入约束 |
选定旧式 GPIO 输入/输出；仅受审引脚子集 |
UART |
选定 IRQ、有限/连续 RX 与 DMA 模式 |
LPUART1、USART1/2/3 和 UART4/5 IRQ 字节模式 |
H743 USART3 IRQ、有限 DMA TX/RX-IDLE 及独立 V/HSI64 裸机连续双缓冲 RX；U575 USART1/2 IRQ bytes、所选有限 USART1 GPDMA TX 或硬件链 TX；两系列均有独立有界 FIFO IRQ 选择 |
USART2/USART0 IRQ 字节传输、有限通道 DMA TX 或双工有限 RX 块 |
SPI |
选定字节模式与全双工 DMA 模式 |
SPI1/2 有限 polling；不含 DMA |
H743 SPI4 与 U575 SPI1 有限轮询；独立 H743 V 修订、HSI64、裸机有限 SPI4 DMA（Cache off/on） |
F103 SPI1 和 GD303 SPI0 有限 polling |
I2C |
选定 polling 与共享异步引擎 |
采用 HSI16 的 I2C1 PB8/PB9 有限轮询 |
H743/U575 I2C1 PB8/PB9 有限 V2 轮询 |
F103 I2C1/GD303 I2C0 PB6/PB7 IRQ 消息传输，标称 80 kHz，优先级为 0，不使用内核通知 |
ADC |
选定单次、触发与 block 模式 |
ADC1 PA0/IN1 bulb 单次采样，或由 TIM6 触发的有限普通模式 DMA 块 |
H743 ADC1 PA3/INP15 16-bit 单次采样；U575 ADC4 PC0/channel1 12-bit 单次采样，须满足外部供电准入条件 |
PA0/channel0，4 MHz 下的 12-bit 软件触发单次采样；显式校准与预热 |
PWM/定时器 |
选定 PWM、capture 与高级 timer 合同 |
TIM3/4 CH1 独占固定 base PWM |
TIM3 CH1 PA6，独占且时基固定的 PWM |
F103 TIM3 CH1/GD303 TIMER2 CH0 PA6，独占且时基固定的 PWM |
EXTI |
选定边沿与共享 IRQ 所有权 |
PA0/PA1 选定事件 |
选定的 PA0/PA1 事件；U575 具有分离的上升沿／下降沿挂起寄存器组 |
两个确切型号上选定的 PA0/PA1 事件 |
Flash |
选定几何与调用者提供的区域 |
DBANK=1，不交换 bank；512 KiB，2 KiB 页，8-byte ECC 单元 |
H743：2 MiB、128 KiB 扇区、32-byte 单元，Cache off；U575：TZEN0/SWAP0，2 MiB、8 KiB 页、16-byte 单元 |
F103：128 KiB、1 KiB 页；GD303：256 KiB、2 KiB 页；两者均采用 2-byte 半字 |
看门狗 |
选定不可逆看门狗生命周期 |
独立 IWDG |
U575 IWDG 和 H743 IWDG1 |
F103 IWDG 和 GD303 FWDGT |
CAN、USB、Ethernet、DAC 与存储/协议服务属于独立能力，九类表不包含或授予这些能力资格。不支持的控制器、路线、传输模式和后端必须在解析阶段失败。不得从 DMA 回退到 polling，也不得替换其他控制器或引脚。派生能力矩阵与既有 SoC 台账继续作为实际权威。
可选 Ethernet 合同也分别维护。原有 eth face 使用连续未标记帧和四字 descriptor。独立 eth_frames 选择在精确 F407/F470 RMII 参考上使用八字 descriptor、SG frame loan、单个带内 VLAN C-tag 和 MAC 硬件事件时间戳；两者不能同时占用同一个 MAC。两个合同都不包含协议栈或网络时钟同步，软件装配也不为 PHY/PCB 接线建立资格。
H743 SPI4 DMA 选择 DEV_ID 0x450、REV_ID 0x2003（V）、固定 HSI64/默认 trim、Cache off/on 和裸机。正常有限全双工请求借用所选已初始化 AXI SRAM 中互不重叠的 TX/RX span。Cache off 接纳 1..65535 bytes；Cache on 要求独占完整 32-byte lines，地址对齐，长度为对齐的 32..65504 bytes。DMA1 Stream2/3 与可选 USART3 Stream0 TX 或 Stream1 RX 资源独立。该模式不开放 PLL384、FreeRTOS、16-bit、固定 dummy/discard 或多段 SPI DMA。见 H743 provider 合同。
独立 H743 rx-dma-continuous 模式使用 USART3、DMA1 Stream1/request45、DBM/CIRC 及至少三个等长、调用者拥有的 AXI SRAM 缓冲区。它选择 V 修订、固定 HSI64、裸机和 Cache off/on。task service 在 BRR/TIM2 推导的保守时限之前替换 inactive bank，并在 IRQ 外执行 Cache 维护。替换过晚或不确定、Cache 失败或没有 FREE 缓冲区时，停止生产并显式报告 loss；借用保持到实际排空。IDLE 关闭本次 producer 并发布排空后的 prefix；调用者须显式重新初始化 stream 再启动。TX 仍是有限 IRQ，不构成 DMA duplex。Cache-on 缓冲区独占完整对齐的 32-byte lines。该模式接纳 32..65535-byte Cache-off 缓冲区或 32..65504-byte Cache-on 缓冲区，不建立实测吞吐、时限或物理资格。
U575 USART1 dma-tx 选择 TZEN0、MSIS4、8N1、Cache off，并通过 GPDMA1 channel0/request25 处理非安全 SRAM1 中的有限 payload；IRQ-byte RX 保持独立。GPDMA 合同保留 ES0499 持续 DMAT、独立 UART 线上 TC 及完整 source/IRQ/publisher 排空。独立 irq-fifo-bytes 选择有显式阈值和每次 IRQ RX/TX 字节预算，不与 DMA 组合。这些选择不增加 USART2 DMA/FIFO、RX DMA、LPDMA、TrustZone transport 或自主低功耗执行。
独立 U575 dma-chain-tx 模式使用同一 USART1/GPDMA channel 及独立 IRQ-byte RX。一次请求借用连续地址的 SRAM1 payload，最多三块，每块最多 65535 bytes，并使用最多两个 packed 12-byte 私有节点。整个 24-byte 节点数组按 32 bytes 对齐，位于同一 CLBAR 窗口。196605-byte 协议上限还要求真实可达且无别名的 RAM；它不为调用者保留整块 SRAM。payload 和节点保持 live，直到 fetch/channel/IRQ 排空且独立 UART TC 已观察。该有限选择不开放 scatter-gather 或循环链。
独立无引脚 U575 LPTIM2 irq-counter16-oneshot 参考选择 TZEN0、MSIS4、裸机与 PCLK1/4，提供名义 1 MHz RUN counter。请求接受 2..65536 ticks；ARR 必须大于 reset CCR0，因此拒绝一个 tick。IRQ68 priority5 从不调用 OS。它不拥有外部引脚或 DMA，不承诺 Stop、backup 或 VBAT 连续性。PCB 与硅片修订仍未观察；软件模型与链接检查不测量物理时序。
精确模式边界¶
G474 的 RE 封装包含 52 个 GPIO 焊盘，不能视为六个完整的十六引脚端口。固定 HSE 配置保留 PF0/PF1；PG10 因 NRST 选项保持不变而继续保留。GPIO 清单与 Board 连接器路线分别维护。SPI1/2 使用八位传输、模式 0..3、明确的低有效 CS，每次有限调用最多传输 256 字节。170 MHz 配置将请求 SCK 限制为 42.5 MHz：二分频会超过数据手册上限。G474 还将 TIM3 CH1 PA6 AF2 与 TIM4 CH1 PB6 AF2 实现为独立、独占整个控制器的 PWM 所有者：固定向上计数、有效高电平 base，整数时钟分频 1..65536，period 为 1..65535，暂存 duty 为 0..period。Capture、互补输出、break、IRQ、DMA 及共享 timer channel 均不在本次增量内。
这些 PWM 限制描述计数器算术范围，不表示无条件的引脚频率。SPI/PWM 使用 OSPEEDR=11。DS12288 Table56 在 30 pF 下，将引脚翻转限制为 VDD 1.62..2.7 V 时 50 MHz、2.7..3.6 V 时 120 MHz；因此 period 为二时的逻辑 85 MHz 波形有适用条件。当前配置不建立 GPIO 供电、负载或脉宽适用性；这些条件必须由 Board 验证。
Polling SPI 仅在证明移位器排空且 CS 无效后返回。若准入后的 reset 或 CS 撤回不能证明这一状态，执行者保留调用者缓冲及控制器/CS 所有者，屏蔽中断并调用平台故障观察者。观察者返回后继续停驻；外部产品恢复不得返回已释放的存储。空闲 stop/recovery 失败仍保留各自可重试的私有租约。
H743 USART3 使用 PD8/PD9 AF7，以及 DMA1 Stream1 上普通模式的有限 RX DMA 块，DMAMUX1 channel 1 request 45。所有者负责处理完成并重新装载下一个块；块之间可能出现空隙。这不是循环或连续接收器。仅准入选定且已初始化的 AXI/SRAM1 域。Cache 关闭时，块包含 1..65535 字节。Cache 开启时，块必须独占完整的 32-byte Cache 行，地址和长度均须对齐，最大长度为 65504 字节。必须先撤离访问源、观察稳定的剩余计数并完成后置 Cache 失效操作，才能发布。消费者仍持有借用，或分离失败时，必须继续保留 DMA 流、Cache 及平台依赖。
U575 新增 USART2 PA2/PA3 AF7 以及适用于该封装的 GPIO 路由。PG[15:2] 要求 VDDIO2 供电已经建立，并观察到 PWR 时钟／IO2SV 配置；平台不会使能未知的外部电源轨。IO2SV 是配置观察结果，不是电源轨电压测量。TZEN0 仍是通用平台配置。独立的 TZEN1 参考配置还接受至多包含八条 PC7 命令的协作式 GPIO 作业，命令会复制到一个 Secure 槽位中。SERVICE 每次最多推进一条命令，POLL 读取锁存状态，CANCEL 保留此前已产生的效果，CONSUME 仅释放已进入终态的作业。票据永不回绕；调用结束后不保留任何 NS 地址。这既不提供用户缓冲区借用，也不提供通用异步或跨安全域传输支持。
F103 独立启动准入检查 CPU 可读的工厂 Flash 密度，不依赖仅调试模式可读的设备组或修订值。ES096 Rev15 第 2.2.2 节指出，正常软件读取 DBGMCU 返回零，因此设备组和修订仍未观察。配置中的 STM32F103RBT6 料号声明及封装仍需独立接入证据。参见 F103 来源边界。
F103 使用 USART2 PA2/PA3 和 PA0/PA1 EXTI 事件。F103 SPI1 和 GD303 SPI0 使用默认的 PA5/PA6/PA7，以及显式指定、低电平有效的 PA4 CS；标称频率为 31.25 kHz..4 MHz，字长为八位，支持模式 0..3，每次有限调用最多传输 256 字节。它们的 SPI 装配不能同时选择 PA5 GPIO/LED 绑定。F103 TIM2 为 16-bit，标称频率为 1 MHz；其溢出服务间隔和中断屏蔽时长均须小于 65.536 ms。GD303 将 TIMER1 更新 TRGO 级联到 TIMER4 ITI0，并扩展高位溢出，服务间隔须小于 2^32 个标称微秒。这使低位计数在所述 800 ms Flash 擦除上限期间发生的回绕仍可保留；定时器桥接的进位传播仍需物理观察。两个配置都不建立经过校准的实际时间，也不证明同 bank 取指停顿后的 FreeRTOS tick 追赶。
模式资源、采集与物理 Flash¶
F103 USART2 的 TX 使用 DMA1 channel7，有限 RX 使用 channel6；GD303 USART0 使用 DMA0 channel3/channel4。仅 TX 的构造采用紧凑的 TX 状态与显式的 IRQ 字节环形缓冲区；只有双工构造才增加调用者提供的 RX 块。两者仅准入已声明、长度为 1..65535 字节的 SRAM 区间。在传输线 TC 和访问源撤离之前，内存 TC 不会使 TX 结清。有限 RX 仅在通道／DMAR 撤离且计数稳定后发布；所有者服务重新装载空闲块，因此空隙和可见丢失仍属于合同的一部分。替换块不可用绝不授权覆盖消费者借用的存储。它们的 PB6/PB7 I2C 使用优先级为零的 IRQ 处理，并拒绝内核通知；总线电压与上拉由外部负责。共享的旧式引擎仍是唯一的协议所有者。
G474 ADC1 选择单端 12-bit bulb 采样，SYSCLK/128 = 1.328125 MHz，采样代码为 code0。软件触发的单次采样丢弃首次转换，并保留显式的预热与间隔保护。TIM6 触发的有限普通模式 DMA 块仅接受能整除 1 MHz 触发时基的 2.5–50 kHz 采样率。bulb 采样孔径取决于前一次 EOC 和下一次触发，而非仅由 SMPR 决定。IRQ 停止触发；服务先观察到 DMA/ADC 已撤离且 ADEN 已清零，再发布，随后由后续服务重新装载。准入的 SRAM1/2 域排除 CCM 别名，即便芯片可通过其 0x20018000 别名执行 DMA。32 KiB CCM 只计入一次。勘误和采样孔径界限见确切的 G474 合同。
H743 的可选 D2 SRAM1 具有显式预算、时钟门控准入和启动时 DATA/BSS 初始化；NOINIT 仍由调用者拥有。DMA 在借用前重新检查 AXI/SRAM1 已初始化及其时钟状态。H743 ADC1 在 PA3/INP15 上提供 16-bit 原始单次采样，并采用与芯片修订版本匹配的 boost 配置和完整线性度校准；U575 ADC4 在满足外部 VDDA/ASV 准入条件后，提供 PC0/channel1 12-bit 单次采样。F103/GD303 在 4 MHz 下使用 PA0/channel0 12-bit 单次采样，并采用型号专属的预热与校准。这些格式和已声明的参考电压不代表经测量的模拟精度。它们确切选定的 PWM/EXTI 路由和引脚冲突仍由支持范围及相邻的 SoC 合同规定。
物理 Flash 暴露确切型号的完整空间，而不是产品分区。在要求提供的场景中，编写配置时指定的 supply_mv 是必需的软件假设，绝不是电压测量。nx_flash_geometry_t.program_flags 可设置 NX_FLASH_PROGRAM_REQUIRES_FRESH_ERASE：每个单元都须经过一次成功擦除，且此后未承受任何编程脉冲。全 FF 的读回结果不能证明隐藏的 ECC 历史；失败或中断的脉冲会消耗该单元的编程资格，直至下一次成功擦除。提供者不保留隐式历史位图。标志为零不免除提供者自身的编程规则，全 FF 的输入单元也不会触发脉冲。
每次物理脉冲前，先清除残留的错误／完成状态并观察清除结果，再要求在实际忙状态／写缓冲排空后出现新的完成状态。G474、U575 和 F407 的 EOP 锁存受 EOPIE 控制；GD470 的结束标志使用 ENDIE。在临时置位选定的脉冲中断位期间，它们的轮询所有者独占租用处于禁用、非活动状态的 FLASH IRQ；NVIC 始终不使能该向量。清理时撤除脉冲模式和使能位、锁定控制器，并在保留优先级的同时确认挂起状态已经清除。按各自的寄存器合同，旧式 F103/GD303 和 H743 的完成标志无条件锁存；不能据此推断它们也具有中断使能前置条件。H743 等待 BSY/QW/WBNE 排空，并要求 Cache off；U575 在 TZEN0/SWAP0 下等待 BSY/WDW 排空。
超时会阻止后续脉冲，但无法中止已经启动的脉冲。同 bank 的取指／IRQ 执行可能停顿；若控制器永久保持忙状态，就始终不能按“已完成”归还调用者存储。产品代码负责可写且擦除对齐的区域、电压、watchdog、执行位置和掉电恢复。通用 Flash 适配器不会虚构擦除历史。维护中的双 bank 存储算法在保存前擦除非活动 bank，分别写入不同的完整头部／载荷单元，并最后编程一个独立的提交单元；保存失败后，必须先重新打开／恢复，后续保存才能再次擦除该目标。
看门狗激活不可逆，启动命令之后的编程失败也不例外。准备失败会保留未成功撤回的 LSI 或 debug 租约，供 stop 重试。已编程的标称时长与物理最短、最长时长分别记录。GD303 与 F470 数据手册提供内部 RC 标称频率，没有受审的最小/最大包络：编程成功返回 success，边界为零；已启用状态查询报告不支持边界，同时保留 enabled、irreversible 和实际 debug 事实。U575 拒绝预分频 LSI，标称最小时长为 375 微秒，确保 RLR 至少为二。其他芯片的边界均保留各自数据手册的适用条件。
官方来源与版本配对¶
厂商文档建立芯片事实。库提供选定操作；示例可帮助识别执行顺序，但不建立通用平台合同。必须保留原始声明与许可证清单，锁定精确字节或 Git 提交，并将所选源码闭包纳入 Source SDK。官方 PDF URL 可能变化；后续下载必须匹配已记录摘要，或重新审查。
来源 |
实际观察的身份 |
主要用途 |
|---|---|---|
DS5319 Rev 20，2025 年 7 月 |
RB 存储、LQFP64 引脚、时钟限制与 16 位 timer |
|
RM0008 Rev 21，2021 年 2 月 |
RCC、GPIO/AFIO、USART、DMA 与 TIM2 语义 |
|
ES096 Rev 15，2022 年 3 月 |
芯片修订适用性与受影响外设行为 |
|
UM1724 Rev 17 |
F103RB 身份、LED、VCP 与焊桥条件 |
|
Rev 3.0，2024 年 1 月 |
RC 代码 Flash、RAM、封装与引脚定义 |
|
Rev 3.4 |
RCU、旧式 GPIO/AFIO、USART、DMA 与 timer 语义 |
|
Rev 1.4，2026 年 4 月 |
针对芯片修订的顺序与运行限制 |
|
Firmware Library 3.0.3；厂商 7z 归档 |
受审器件定义与外设操作 |
实际观察的 GD32F303 Rev 3.0 PDF 为 2,394,885 B，SHA-256 为 08119c470f3e98df6a2448720d9307dc82dcc059244818ae76a95e4b5fe158b9。实际观察的固件 7z 为 15,892,832 B，SHA-256 为 1cd66b58fc182ee6e2d2d98d78660bb0b822d642489997e9848d5ecb1f6657e1；解压后或嵌套归档有各自独立身份。勘误 PDF 为 259,206 B，SHA-256 为 5154b936ad2f7283fd5359dedfc137612666c0dc6af2734a5f325a609cbc459e。不同名称的归档或修订不能与这些字节互换。
STM32CubeF1 v1.8.7固定 CMSIS Device F1 c8e9a4a4f16b6d2cb2a2083cbe5161025280fb22 与 HAL fee494a92b5ad331f92ad21f76c66a5cb83773ee。独立标签 CMSIS v4.3.5 和 HAL v1.1.10 是不同提交，不得描述为这一官方 Cube 配对。导入依赖锁、选定文件和实际编译/链接结果决定接入的源码身份与兼容性。
既有 F407 LL 依赖继续遵循其锁文件和官方驱动接入合同。F1、G4、H7 和 U5 不继承 F4 驱动资格。GD32 库保持独立依赖。必须审查每个导入文件的许可证和硬件假设；寄存器相似不能证明这两个条件成立。
借鉴 Zephyr 的内容¶
本次审查比较采用 Zephyr v4.4.2，提交为 dccb09599635bdff17633fa7e9dab014b91dce90。其 west manifest固定自身 HAL 依赖。它是设计参考，不是另一份 Nexus 配置权威，也不表示 Zephyr 支持所有选定料号。特别是 GD32F3x0 和 GD32F30x 是不同外设系列。
受审上游模式 |
Nexus 应用与限制 |
|---|---|
保留生成的静态 context 与共享 typed 操作；factory 仍只进行冷路径查找 |
|
分别建模 CTL0/CTL1 与 MODER/AFR；启用输出模式之前预装输出电平 |
|
在生成阶段验证共享 remap 冲突；不得将旧式 remap 视为独立的逐引脚 AF |
|
使用已解析总线/内核时钟事实计算波特率；不假设等于 CPU 频率 |
|
区分 DMA 完成、线上完成与最终结算 |
|
拒绝不支持的存储域，或实现明确的整缓存行所有权与维护 |
|
保留引用之前拒绝不支持的链式、宽度与地址调整 |
Nexus 不把强制内核集成、工作队列、设备 PM 或运行时发现复制到默认 MCU 路径。上游驱动的超时、取消或缓冲归还合同可能不同。必须保留 Nexus 绝对 deadline 与接受借用合同；复用寄存器操作不得引入第二个传输所有者。复制代码时保留上游声明；架构比较本身不导入源码。
验收顺序与后续接入¶
每项接入采用相同顺序：来源/许可证审查；失败的配置与真实 provider 测试；最小实现；测试通过；严格资源/模式拒绝；ARM 映像/资源检查；搬移后的 SDK 消费；clean-source 候选资格。保留真实 RED 失败与 GREEN 命令。GoogleTest/GoogleMock 仅用于主机，固件保持 C11 且默认无动态分配。资格合同规定证据要求，而不是本页的文件或检查数量。
凡选定模式可能到达的路径，均需执行部分启动失败、重试、逆序清理、实例隔离、接受后的取消、晚到 IRQ 和排空失败。排空失败保留 QUARANTINED 存储；超时从不撤销借用。只有所需引用脱离后，以 acquire 观察到 SETTLED，才结束 provider 访问。调用者仍需排空自己的 observer 和控制引用。
物理站点独立观察芯片/修订、Board/焊桥、时钟、映像、复位和 I/O 行为。性能结论要求相同映像、时钟、工作量和仪器。主机测试耗时与操作计数不等于 MCU cycles、IRQ latency、电气正确性或安全资格。没有设备连接时，依赖硬件的退出条件保持待执行。
后续主流候选包括 STM32F072RBT6、STM32F303RET6、STM32G071RBT6、STM32L476RGT6 和 GD32E230F8P6。这些是建议的接入目标，不是已支持料号。实施前需确认官方封装/存储事实、源码许可证、工具链/ABI、有限外设集合及独立来源的 Board。其他 GD32F4xx 和 STM32F4 料号同样需要明确的变体事实与路线；SDK 头或相同内核均不授予支持。
Bootloader 接管、运行时变频、deep STOP、通用跨域 DMA 与更广的 U575 异步 transport 仍遵循 SoC 完善台账中的独立退出条件。本轮不会因增加一个 MCU 系列或链接官方库而关闭这些任务。